軟體列表

FPGAで使用されるVHDLのソースファイルからテストベンチのテンプレートを自動で作成するrubyソースコード。 windowsで実行するためのexeファイル（vhd2tbtmpl.exe）を追加した。 DOS窓にVHDLのファイル名（ex test.vhd）を入力するか、ファイルをドラッグアンドドロップすることにより、VHDLのテストベンチテンプレートを自動で生成することができます。 ファイル名を入力するだけのシンプルなソフトウェアになっています。

test.vhdファイルがexeファイルと同じフォルダに存在するとすると、自動で生成されるVHDLのテストベンチテンプレートのファイル名はtb_test.vhdとなります。

ex) test.vhd -> tb_test.vhd

バッチファイル（run_vhd2tbtmpl.bat）を使用することにより、ファイルが複数ある場合でも連続してVHDLのテストベンチテンプレートを作成することが可能です。

By simulator + Tcl + C language, let's verify ASIC and FPGA effectively!

(simulator <= DPI-C => C++, simulator <= named pipes => C++ are under development, too.)

NOODLYBOX is a mimic processor for verification.

It can manipulate FPGA model which is connected to microcomputer's local bus.

Detail:

1. A microcomputer and FPGA are mounted on a printed circuit board.
2. A microcomputer and the connection form between FPGA are SRAM interface.
3. FPGA is modeled by VHDL or Verilog.
4. ModelSim, ISE Simulator, or Icarus Verilog are installed.

When all the conditions mentioned above are met, NOODLBOX can act as the substitute of the microcomputer on an HDL simulator.

Motonesfpga is a NES FPGA clone. It reproduce the NES run-time environment on the FPGA. Source code is written in VHDL, it runs on Terasic DE0-CV evaluation board. It consists of state machine and microcode (decoder ROM), ALU. All 6502 register and CPU cycle are official document compliant. Picture processing and rendering, VGA output, RAM, Char/Prog ROM, clock generation supported. Simple timing constraints and logic simuration code included.

This project is a text book for those who study hardware and CPU. VHDL code size is totally less than 10,000 lines. Readers can easily capture entire CPU structures with the realistic environment.

Demo:

https://youtu.be/TLpUG1l3-8s

Motonesfpga has a brother project, called Motonesemu, which aims at reproducing the NES environment on the software emulator. This emurator is used for ROM simuration and debugging.

Ref:

https://osdn.net/projects/motonesemu/simple/

With those two brother NES project, FPGA and emulator, what trick between "software" and "hardware" is revealed. It will encourage more people to create their own CPU architecture or unique platform.

--astoria-d

Windows(MinGWまたはCygwin)に移植した、Icarus VerilogとGHDLのバイナリを公開します。 ソースファイルからバイナリを作るためのmakefileとパッチもあります。

科学的な実験、特に量子計算と量子情報処理のためのプログラマブルシグナルジェネレータと RF シンセサイザーです。ハードウェア、ファームウェア、ソフトウェア、およびオープン ソース ライセンスの下ですべてのドキュメントが含まれています。

ADMSはコードジェネレータであり、高レベルな記述言語で記述された電気のコンパクト デバイス モデルを SPICEシミュレータ API用のコンパイル準備の整った Cコードへ変換します。

Icarus Verilogは、IEEE1364-2005の拡張機能を含むIEEE-1364 Verilog HDLをサポートするオープンソースのVerilogコンパイラです。

これは固定サンプリングの画像符号化器であり、1秒あたり最大24画像の速さです(XC2V1000-4 @ 40 MHz上、最大解像度352x288)。

vrqはverilogを処理するためのプラグインツールをサポートするverilogパーサーです。現在のプラグインにはXの伝播を実行するため、および自動階層を構築するためのツールが含まれます。