By simulator + Tcl + C language, let's verify ASIC and FPGA effectively!
(simulator <= DPI-C => C++, simulator <= named pipes => C++ are under development, too.)
NOODLYBOX is a mimic processor for verification.
It can manipulate FPGA model which is connected to microcomputer's local bus.
Detail:
When all the conditions mentioned above are met, NOODLBOX can act as the substitute of the microcomputer on an HDL simulator.
NOODLYBOXの3回目のリリースです。
Repositoryのtrunk rev50に相当します。
ニュースに書いた、ISE Simulatorで結果が不正になる問題の対策を行いました。
また、ModelSIM上でfsm.tclを使う場合に、コンパイルが失敗したら実行をとりやめる機能を追加しました。
機能リクエスト
#13952 compileoutofdate失敗でシミュレーション停止させる
バグ修正
#13971 ISE SimでのVHDL Simが不正な結果になる